运用传统在电路测试器的生产测试, 和产品开发一样都会遇到相似的问题:
·　细小的组件譬如SMTs 和BGAs都缺乏物理存取, 使板上的针难以探查。
·　为发展ICTs的测试装置变得更长和更加昂贵。
·　由于日渐复杂的ICs, ICTs的试验发展过程变得更长和更加昂贵。
·　设计师被迫提出大数量的测试点, 与小型化设计的目标直接冲突。
·　使用ICT去做在线编程, 速度慢, 效率低, 成本高。
现在的电子元件越来越小,管脚越来越密,更多的是没有管脚外露的BGA/FQP/LPQ等封装,这样我们如何来判断芯片焊接和电路版SMT的好坏呢? IEEE 定义边界扫描1149.1 标准, 它是一个实施在IC水平, 为测试在PCB上的互相联系的联合方法。在80年代, 联合测试行动小组(JTAG) 开发了一个为边界扫描测试的规格,在1990 规范化了`并作为IEEE Std.1149.1-1990 。1993年, 一个对IEEE Std.1149.1标准的新修正推出(题为1149.1a), 并且它包含了许多阐明、更正, 和改进。1994 年, 包含描述的补充边界扫描描述语言(BSDL) 增加了来标准。从那时候, 这个标准由全世界的主要电子公司采用。边界扫描应用于大容量、高端消费品、电信产品、防御系统、计算机、外围设备和航空电子学方面。现在, 因为它的经济好处, 无法买得起昂贵的in-circuit 测试器的公司也使用边界扫描。
基于IEEE1149.1/1149.5/6的标准,在JTAG原理基础上,Corelis公司提供了一整套针对研发/生产/测试流程的边界扫描测试工具(Boundary Scan Tools), 其产品更可以与多种ICT结合使用,来完成功能测试,从而提供板子的coverage report.

原理介绍：

一个典型的拥有边界扫描电路板包括以下主要组分:
·　各种各样边界扫描组件如CPLDs, FPGAs 、Processors等, 连起来通过边界扫描通路(scan path)。
·　非边界扫描组件(群)。
·　各种类型的存储设备。
·　FLASH组件。
·　透明组分譬如系列电阻或缓冲。
我们可以通过TDI输入一系列0和1的测试向量，然后系统会根据每个含有边界扫描信息的元件的BSDL文件定义，来判断TDO的输入信号是否跟预期一样，从而达到定位错误的功能。边界扫描测试软件系统有: 测试脚本生成软件TPG (Test Program Generator, TPG)根据测试目标板(Unit Under Test, UUT)的netlist 和BSDL 文件。 TPG自动地产生测试向量, 它为所有可用边界扫描测试的元件进行故障检测和隔离。TPG 也能为挂在JTAG链的在非边界扫描组件产生测试向量。报表生成软件 DFT提供测试覆盖面报告,提供测试的覆盖率。运行脚本软件RUNNER 为边界扫描测试和在线编程执行提供称测试计划(test plan)。 UUT自动应用测试向量文件(test vector file), 并且将它的结果与期望的值比较。在有检测缺点的情况下, 系统诊断缺点和列出故障。测试也可以编程CPLDs 和闪存。并且支持其它格式的在线编程, 譬如SVF, JAM, J-Drive和STAPL。高级诊断软件ADO，可以在有鼓掌和问题的时候，自动提示出引起fail的各种可能性。